Cadence Allegro特別版下載 v16.6 免費中文版(附安裝教程)

軟件介紹

Cadence軟件是一款在全球都非常知名的PCB電路板設計軟件，我們不僅可以通過Cadence特別版提供的強大功能來完成高速電路板設計圖的制作，同時還可以對設計圖進行仿真操作，在電腦上模擬PCB電路板的運行，從而幫助你找出隱藏的問題，讓設計圖做到完美無缺。

Cadence軟件軟件簡介

Cadence設計系統公司于日前發布了其新的誠意大作Cadence SPB  OrCAD Allegro 17.2-2016，該版本其為我們帶來了一些全新易用特性。但是為了提高Cadence Allegro及OrCAD 17.0的仿真性能，Cadence 17.0將只支持64位版本的操作系統，以充分利用最新硬件的存儲及IO性能。

同時，由于Cadence 17采用了新的數據存儲方式，這也使其不再兼容以往的版本，即其設計的文件不能降級，同時還帶來了新的padstack創建方式，這些新的變化使得全球很多老用戶覺得暫時還無法適應，但對于仿真規則驅動的PCB設計流程來說，用戶體驗提升還是很大的。

軟件特色

1、圖形化、平面化和層次化設計能力提高了原理圖設計效率；

2、與強大的元件信息系統（CIS）高度集成，促進優選器件和已有器件庫的重用，可以加快原理圖設計進程，降低項目成本；

3、便于查找元件，并與MRP、ERP、PDM數據庫實現高度集成；

4、為用戶提供超過200萬的免費元件庫，便于靈活選擇設計元件；

5、集中管理物料編號和器件信息；

6、可進行數據流程、封裝以及互聯的在線設計規則檢查；

7、用戶可以對元件、連線、網絡、引腳和標題框進行靈活的編輯和定義；

8、可以導入和導出所有常用的設計文件格式；

9、宏記錄器可用于復雜的原理圖編輯和定制過程的錄制。

10、對模擬電路不僅可進行直流、交流、瞬態等基本電路特性分析，而且可進行參數掃描分析和統計分析。

Cadence軟件功能介紹

一、Cadence SPB 17.2-2016升級所帶來的新功能介紹如下：

1、文件版本不可以降級

即Cadence 17.2-2016 可以打開16.x版本的設計文件，但是Cadence 17.2-2016保存的文件無法再降級到16.x版本下，因此建議務必做備份。

2、Cadence Download Manager

使用CadenceDownload Manager可以自動獲取軟件更新，并可以進行自動下載、安裝；用戶還可以通過該工具自定義更新計劃；

3、Cadence OrCAD、Allegro 產品的相關程序的安裝目錄結構變更：

·Cadence OrCAD、Allegro 17.2-2016 的相關應用程序安裝路徑調整至安裝路徑中的/tools/bin下。因此環境變量PATH中將可不需定義 pcb/bin 及 fet/bin 的路徑。而執行

·Cadence OrCAD、Allegro 17.2-2016 相關應用程序亦可不需設定 17.2-2016 的相關路徑于環境變量中。

·Cadence SPB Switch Release 17.2-2016 版本切換工具已更新,其可辨別不同版本間的應用程序路徑,用以自動更新應用程序與檔案連結性關系。

·若您使用cmd控制臺或批處理程序(batch file),請將您原批處理程序加入 17.2-2016 安裝路徑中的/tools/bin 文件夾路 徑下的 allegro_cmd.bat。

·OrCAD Products 支援 TCL 8.6 64 位版本

4、開始菜單

安裝好軟件之后,在 Windows 的開始菜單里,Cadence 產品根據不同類別進行了調整,更方便管理和查找啟動。老wu試了一下，貌似在win7分組功能可以，但是win10下分組無效，反而更糟糕。

二、OrCAD Capture 17.2-2016的新功能

1、設計差異比對

當兩份電路圖有所差異時,透過 Capture Compare Design 功能可以選擇對電路圖資料夾或是電路圖圖紙頁面做差異比對,比對結果可查看電路圖邏輯或是圖形的差異。

在 Capture 命列選單中,選擇 Tools >> Compare Designs 功能選單來進行電路圖的差異比對。

2、高級零件標號編排功能（Advanced Annotation）

在Capture 中新增了高級零件標號編排的功能,在這個功能中,你可以針對不同電路圖圖紙頁面設定不同的零件序號起始值,同時也可以針對同一頁電路圖圖紙不同零件設定不同的起始序號。

3、新增個人工作環境設定

OrCAD Capture現在對使用者環境設定,有更加高級的設定界面,使用功能選單中的 Option >> Preference >> More Preference 進入設定界面。在新的 Extended Preferences Setup 中,可以針對以下環境做高級設定:

·命令窗口（Command Shell）

·設計及零件庫(Design and Libraries)

·設計緩存(Design Cache)

·設計規則檢查(DRC)

·OrCAD Capture CIS (CIS)

·網絡群組(NetGroup)

·網表(NetList)

·電路圖(Schematic)

4、范例設計瀏覽

在 Cadence 17.2-2016軟件安裝目錄中,整合并提供了 150 個以上的范例檔案讓使用者可以快速了解及學習 OrCAD Capture、OrCAD Capture CIS 以及 OrCAD Capture–OrCAD PSpice 設計流程的設計。在 OrCAD Capture 17.2-2016 中,可以簡單地透過 File – Open – Demo Design 的功能選單開啟內建范例檔案。

5、檔案格式的輸出與輸入

OrCAD Capture 使用File –> Export –> Design XML 或 Library XML 指令以及File –> Import –> Design XML 或Library XML 指令,可以透過<程式安裝目錄中>\tools\capture\tclscripts\capdb\dsn.xd、olb.xd 程式將電路圖、零件庫輸出為XML 格式,以及將XML 格式重新載入成為標準電路圖、零件庫。

6、Intel Schematic Export Format (ISCF)格式輸出

OrCAD Capture 可以使用 File –> Export –> ISCF 介面針對電路圖零件、管腳屬性與接地信號輸出 Intel Schematic Export Format (ISCF) 格式。此格式可以通過用戶界面設定零件或零件管腳屬性的輸出,輸出后這些設定將被存檔于 Caputre.ini 檔案中以便下次使用不需重新設定。

7、PDF輸出

從OrCAD Capture 17.2-2016 版本后,若你的電腦有安裝ghostscript 32 bit、ghostscript 64 bit、 Adobe Acrobat Distiller…等程序,可以使用File –> Export –> PDF 的功能命令將電路圖直接導出為PDF文檔。導出內容包含:

·OrCAD Capture 設計

·顯示設計層級架構

·顯示零件序號列表

·顯示網絡及與其連接的零件腳位

·可跳轉至層級式方塊內的設計

·點選元件可顯示元件屬性

·導覽顯示 off-page connector 的連結

8、OrCAD Capture 設計元件

此元件屬性 PDF 文檔支持與 OrCAD Capture PDF 文檔的 cross-probing 功能。

9、新增 OrCAD PSpice 仿真模型于 Capture –> PSpice 設計流程

OrCAD Capture 對于 Capture -> PSpice 設計流程,新增 OrCAD PSpice 仿真模型,如下表。

10、其他項目的新增功能

針對電路圖 Intersheet Reference 功能,增加對 X 軸向可偏移的設定,可設定負數值做偏移位置設定。

三、OrCAD Capture CIS 17.2-2016 新功能

1、水晶報表 (Crystal Report)

OrCAD Capture CIS 17.2-2016 版本預設針對 ODBC 連接數據庫與水晶報表(Crystal Report)的連接方式改為使用 SQLite 連接到數據庫中。

連接信息如下:

DRIVER=SQLite3 ODBC Driver;Database=”SQLite DB file Name”;LongNames = 0;Timeout = 1000; NoTXN = 0;SyncPragma=NORMAL;StepAPI=0;NoWCHAR=1;

四、OrCad PSpice 17.2-2016 新功能

1、PSpice DMI (Device Modeling Interface)Template Code 產生器

于 PSpice 17.2-2016 可使用 PSpice 模型編輯器(Model Editor)的 DMI (Device Modeling Interface)Template Code 產生器產出 PSpice 連接碼(Adaptor code)。 PSpice 連接碼啟動 PSpice 仿真時使用 PSpice DMI DLL 文檔。將模擬/數字的 C/C++及 SystemC 模型(Model)的模型碼(Model Code)加入 PSpice 連接碼中并使用 Microsoft Visual Studio Express 2013 建立 PSpice DMI DLL 庫。當 Spice DMI DLL 庫產生后,將其對應的 PSpice 模型(.lib)使用 PSpice 模型編輯器快速建立 OrCAD Capture 元件,便可運用此 PSpice 模型于 PSpice 設計仿真流程中。

PSpice DMI Template Code 產生器提供以下元件類型:

●模擬基礎元件：

·通用零件(Generic device)

·電壓控制電壓源(Voltage-Controlled Voltage Source)

·相依電壓源(Function-Dependent Voltage Source)

·電壓控制電流源(Voltage-Controlled Current Source)

·相依電流源(Function-Dependent Current Source)

·兩端點零件(Generic Two-Node Device)

·三端點零件(Generic Three-Node Device)

·數字 C/C++基礎零件

·SystemC 基礎零件

·Verilog-A 基礎零件

2、新增行為仿真模型的延遲(Delay)功能

DelayT()及 DelayT1()功能簡化傳統上使用的延遲功能,例如,TLINE 及 Laplace 函數,其減少在收斂上的問題,并比傳統功能信號(電壓或電流)有更快的計算。

–DelayT() 功能的語法為 delayt(v(x),, ) 例:E2 out 0 value {delayt(V(x),5m, 10m)}

–DelayT1()功能的語法為 delayt1(v(x),) 例:E2 out 0 value {delayt1(V(x),5m)}

3、OPTIONS 指令的 Flag 選項新增 SKIPTOPO

當 Flag 選項設定 SKIP TOPO = 1 時,則 OrCAD Capture 將跳過拓撲檢查(topology checks)。

例:.options SKIPTOPO = 1

支持使用負值于遲滯電壓(Hysteresis voltage)及臨界電壓(threshold voltage)中

五、OrCAD PCB Designer 17.2-2016 新功能

1、全新 Padstack 編輯器界面

新的 Padstack Editor 界面,簡化了設定各種不同 Padstack 的不必要的步驟,使用者只需要在 Start 頁面選擇要建立的種類與幾何形狀之后,就能在其他頁面進行相關細節的設定。

2、動態銅支持分層定義

對于動態銅的 Pin/Via 連接及隔離設定,在新的版本中能夠分層來做特別的定義。

3、以下的設置也支持分層設定：

Dyn_clearance_oversize_array ?

Dyn_clearance_type?

Dyn_fixed_therm_width_array ??

Dyn_max_thermal_conns?

Dyn_min_thermal_conns?

Dyn_oversize_therm_width_array ??

Dyn_thermal_best_fit?

Dyn_thermal_con_type?

4、全新的層疊結構界面

重新設計的疊構編輯設定,充分運用表格式的方法來進行相關設定,其創意來自于 Constraint Manager 的格式,藉由一致性的表格來讓使用者操作上更為易用。

新的界面整合了 Unused Pad Suppression 與 Embedded Component 設定還有支持了非電氣層的部 ,如:Solder mask, Paste, Coverlay…等;另外對于 Material 的字符長度也擴展到 250 個字符。

5、支持軟硬結合板的多重疊構設計

對應多重疊構的軟硬結合板設計,可透過 Cross Section Editor 設定。

6、軟硬板的區域范圍管理

·新增實體區域來分別定義軟板或硬板的區域范圍。

·新增 Classes 及 Subclass 類型

·加入軟硬結合板及表面處理的 Class。

7、新增 Design Outline 及CUTOUTS subclasses

對于 Board Geometry 新加入了Design Outline及CUTOUTS的subclass供日后更寬廣的應用。

8、動態區域擺放

對于不同疊構層面的軟硬結合板,在擺放零件時能夠依照所屬的區域將零件擺放到正確的層面上

9、新增動態網狀銅

動態銅現在能直接鋪設網狀銅。

10、軟件結合板的Inter Layer Checks

軟硬結合板設計因分別擁有不同的mask 及表面涂層,并且對于軟板部分還會有彎折的區域,所以要能夠確實做到相對的檢查以避免設計因生產組裝時發生錯誤,就能透過Inter Layer Checks 設定相關檢查條件。

·彎折區域對于 Pin, Via 的檢查

·覆蓋范圍檢查

·軟硬結合板的生產資料

·Cross section chart支持多重疊構的表格

11、動態淚滴鋪銅設置

動態補淚滴補銅現在可對各層面進行設定。

12、新增缺少的 Tapered trace 執行輸出報告

新增的報表,可將缺少的漸變 Tapered trace 輸出報表

13、多元的編輯指令模式

v16.6-2015時新增可快速對 Shape 編輯的操作模式,在v17.2延續良好的操作編輯特性,再加入了更多元的編輯指令。

14、全新的 Color Dialog

資料的呈現是很重要的一環,因此新的 Color dialog 將會讓您以更快速更有效率的方式來操作使用。

15、新的視覺呈現

新的界面以標簽頁方式來呈現 Layers / Nets / Display / Favorites / Visibility Pane。

·能透過 Filter 快速篩選出想設定的元件出來。

·可以控制顯示物件種類,以及在多重疊構下各疊構顯示的層面設定

六、用戶界面的更新

1、可自定義的工具欄

提供更能夠個人化的自定義工具欄屬性,現在能讓更多指令變成一個圖標。

2、狀態欄的顯示與隱藏設定

現在您可以設定 Status bar 上需要顯示或隱藏的信息。

3、銳角檢測

對于銳角的檢查,使用者可以通過定義銳角角度來將以下四種情況進行確認。

·Line to Pad

·Line to Shape

·Shape Edge to Edge

·Line to Line

4、孔的間距檢查

通過 Check holes within pads 的設定,無論 Hole 有無 Pad 皆會依 CM Spacing 內 Hole 的間距設定執行檢查。

5、維持 Padstacks 定義

如果設計當中有對零件包裝進行 Replace Padstack,那么在 Refresh Symbol 時能夠選擇是否要保留 現在設計中的 Padstack 名稱而不被刷新。

6、效能提升

CPU 效能提升 10-20%。

Import logic 對于有很多 Pin 數的 Device(>2k pins)條件時,處理速度比以往都要快。

7、字符長度增加

Default internal 的名稱長度由原本的 32 個字符現可增加到 255 個字符。

Cadence軟件使用說明

原理圖的繪制，打開開始菜單，點擊所有程序，找到Candece下的Release16.5下的“Design Entry CIS”，打開就是原理圖的繪制界面。如下圖所示。

選擇第一個打開，軟件打開的界面如下圖所以，熟悉一下，有菜單欄、工具欄還有工作區。

在這里可以進行原理圖繪制，下面打開一個原理圖做一下示范，學習一下軟件的大體操作流程，簡單練習一下，學會用一些工具的使用。

PCB的編輯制作打開如下，過程與原理圖操作過程類似，選擇Allegro PCB Design GXL，如下圖所示：

這塊是AMS的仿真，點擊打開如下，按箭頭提示一次打開即可，如下面演示。

界面打開如下，分別是菜單欄、界面工作區，跟上面介紹的PCB類似，找個相關的例子，練習一下，熟悉熟悉就好了。到此為止，軟件的基本情況就介紹完了，至于軟件的其他部分不常用，沒有提到，如果有需要的，自己去查閱相關資料，希望能對新手有所幫助。

Cadence軟件常見問題

1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就沒有看到SUB DRAWING的命令了。如果用EDIT——COPY的話又不能把A板的線貼到B板上，我該怎么辦？

A: 是不是你啟動Allegro 時Cadence Product Choices 沒選好,要選PCB Dedign Expert 或Allegro Expert~~~

2. Q: 在ALLEGRO中，找個器件好難啊，他只是點亮器件而光標不移動到器件那里。請問各為大俠，有沒辦法可以象POWERPCB 那樣，查找零件時光標跟著移動？

A:確認將元件點亮后，將鼠標移動至右下角的小顯示框中，單擊左鍵，光標即可自動轉到所點亮的元件處.

3. Q: 將logic_edit_enabled打開后，只能刪除單個的net, logic_edit_enabled打開".是從何處打開

A: 在14.2中的操作：

Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下刪除NET。

4. Q: 想移動元件的某一個PIN ， 請問該如何做。用move 命令， 總提示Symbol or drawing must have UNFIXED_PINS property。

A: edit -> properties 選中要move Pin的元件的 symbols，增加 UNFIXED_PINS 屬性即可。

5.Q: how can i get rid of the "dynamic length" dialogue box

A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on

6 .Q： 請問如何將以刪除的PIN NUMBER及SILKSCREEN還原

A：刪除此零件,再重新導入~~~或可以直接UPDATE 零件也可以

7. Q：從orcad導入后，place->quickplace，但是出來的元件上面很多絲橫，就和鋪銅一樣，怎么回事？

A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.

8. Q：請問在allegro中,怎様畫一條沒有綠漆的綫

A：同樣位置再畫一根sold mask的線

9. Q： 如何將走線的尖角過渡改成圓??？

A：可以直接畫圓弧上去，記得勾上replace etch，原來的線就沒了或使用slide 命令﹐然后在右邊的tab option選項中的comers改成arc,再去移動線﹐就可以改成圓弧﹗

10.Q： allegro中覆銅的基本步驟是怎樣的？

A：edit/shape進入shape編輯模式——edit/change net(pick)點上GND net——shape/parameters設置相關參數（看help）——void/auto進行shape處理——shape/fill退出shape編輯模式。

11. Q：怎么設置參數才能得到THERMAL REILIF 的連接呢 ？

A：在畫完鋪銅范圍以后，菜單會進入鋪銅狀態這時shape－－>parameters...對于負片，在做熱漂移焊盤前，必須先定義各類焊盤的FLASH SYMBOL，*.FSM文件，然后加到各類焊盤的鋪銅層，再鋪銅。做出光繪文件就能看見連接了。

12.Q：請教如何修改手工銅的角度，還有就是我要在銅箔里挖一個VIA 或一個PIN 的空間，該如何做？

A：edit-->shape,選取銅箔,點右鍵done,這時菜單改變了,可以用edit-->vertex 修改頂點的方式修改銅箔邊框角度.而挖空間要用到void中的shpe(多邊形)或circle(圓形)或Element(零件外形)要不干脆auto一下,自動會幫你挖好

13 Q：Regular pad 、Anti-pad 和Thermal pad的區別

A：真實焊盤大小、帶隔離大小焊盤、花焊盤

14.Q： 怎么做方形（或其他非圓形）負片熱汗盤？

A：做一個方形（或其他非圓形）的shape symbol，然后再在做pad時將shape symbol賦給flash～～