Quartus II中文版下載 v15.0 綠色特別版(附安裝教程)

軟件介紹

Quartus II特別版是一款由Altera公司開發的綜合性CPLD/FPGA開發軟件，我們可以通過Quartus II中文版提供的各種綜合器和仿真器來完成原理圖、VHDL、VerilogHDL等多種內容的制作，而且這款軟件還可以用來進行圖形界面設計。

Quartus II特別版軟件詳情

Quartus II可以在Windows、Linux以及Unix上使用，除了可以使用Tcl腳本完成設計流程外，提供了完善的用戶圖形界面設計方式。具有運行速度快，界面統一，功能集中，易學易用等特點。

Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。對第三方EDA工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方EDA工具。

此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結合，可以方便地實現各種DSP應用系統；支持Altera的片上可編程系統（SOPC）開發，集系統級設計、嵌入式軟件開發、可編程邏輯設計于一體，是一種綜合性的開發平臺。

Maxplus II 作為Altera的上一代PLD設計軟件，由于其出色的易用性而得到了廣泛的應用。目前Altera已經停止了對Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設計輔助工具，集成了SOPC和HardCopy設計流程，并且繼承了Maxplus II 友好的圖形界面及簡便的使用方法。

Altera Quartus II 作為一種可編程邏輯的設計環境, 由于其強大的設計能力和直觀易用的接口，越來越受到數字系統設計者的歡迎。

軟件特色

可利用原理圖、結構框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設計實體文件；

芯片（電路）平面布局連線編輯；

LogicLock增量設計方法，用戶可建立并優化系統，然后添加對原始系統的性能影響較小或無影響的后續模塊；

功能強大的邏輯綜合工具；

完備的電路功能仿真與時序邏輯仿真工具；

定時/時序分析與關鍵路徑延時分析；

可使用SignalTap II邏輯分析工具進行嵌入式的邏輯分析；

支持軟件源文件的添加和創建，并將它們鏈接起來生成編程文件；

使用組合編譯方式可一次完成整體設計流程；

自動定位編譯錯誤；

高效的期間編程與驗證工具；

可讀入標準的EDIF網表文件、VHDL網表文件和Verilog網表文件；

能生成第三方EDA軟件使用的VHDL網表文件和Verilog網表文件。

Quartus II特別版軟件功能

1、采用 Spectra-Q 引擎提高您的設計效能

了解新引擎怎樣減少設計迭代和編譯，改變了 FPGA 設計效能的未來。

2、背景知識

現在可以 下載 新的背景知識，了解 Spectra-Q? 引擎的詳細信息。了解新引擎怎樣在設計規劃和實施的所有階段提供了更多的控制功能和預測功能。您還將了解到 Spectra-Q 不僅縮短了編譯時間，而且還減少了設計迭代的總次數，因此成功的解決了設計效能問題。

3、更短的編譯時間

Spectra-Q 具有以下特性，編譯時間和設計迭代速度提高了 8 倍，促進產品更迅速面市：

·利用當今的多核工作站，算法速度更快 (綜合、布局、布線、時序分析，以及物理綜合)

·漸進式流程支持設計人員重新進入編譯階段，逐步優化各個設計部分，顯著縮短了設計迭代時間

·快速重新編譯特性重新使用了綜合和布局布線信息，流暢的處理小的漸進式設計修改，預綜合 HDL 修改的編譯速度提高了 3 倍，后適配 SignalTap? II 邏輯分析器修改的編譯速度提高了4倍

·分布式編譯支持您對設計進行劃分，在服務器群的多臺計算機上進行并行編譯，極大的縮短了編譯總時間

4、更少的設計迭代

Spectra-Q 引擎所含有的工具和功能減少了完成 FPGA 和 SoC 設計所需的設計迭代次數。

·BluePrint 平臺設計者 — BluePrint 平臺設計者利用 Spectra-Q 新引擎來探查器件外設體系結構，高效的分配接口。BluePrint 實時進行適配以及合法檢查，防止了非法引腳分配，避免了復雜的錯誤消息，也不需要等待全編譯，I/O 設計速度提高了 10 倍。詳細了解·使用 BluePrint 平臺設計者 加速您的 I/O 設計。

·混合布局器 — Spectra-Q 引擎還支持混合布局新特性，使用了先進的布局算法加速邏輯總體布局?；旌喜挤牌鹘Y合分析和高級退火技術，提高了結果質量，降低了種子噪聲，從而加速了時序收斂。

5、更快的設計輸入

還為硬件、軟件和數字信號處理 (DSP) 設計人員提供了 Spectra-Q 引擎快速跟蹤設計輸入功能。通過多個設計輸入方法，設計人員采用自己喜歡的設計環境，更高效的針對 FPGA 進行設計：

·基于 C 或者 C++ — Spectra-Q 引擎支持為高級綜合提供的 A++ 新編譯器，從 C 或者 C++ 語言中建立知識產權 (IP) 內核，通過快速仿真和 IP 生成功能大幅度提高了效能。

·基于 C (OpenCL) — 軟件開發人員可以使用熟悉的基于C的設計流程和 面向 OpenCL 的 英特爾? SDK。SDK 提供軟件編程模型，抽象出傳統的 FPGA 硬件設計流程。

·基于模型 — DSP Builder 工具 支持基于模型的設計流程：您直接在 Simulink 軟件中，從您的 DSP 算法中生成 HDL。

·基于 RTL — Quartus Prime 軟件支持所有標準語言，包括 SystemVerilog 和 VHDL-2008。

6、為 Stratix 10 FPGA 和 SoC 提供 Spectra-Q 引擎

Stratix 10 FPGA 和 SoC 等下一代具有數百萬邏輯單元 (LE) 的器件的 FPGA 設計軟件需要新方法。Spectra-Q 引擎為 Quartus Prime 軟件提供支持，提高 Stratix 10 器件的 設計效能，促進產品及時面市。

Stratix 10 FPGA 和 SoC 硬件實現了創新，特別是其靈活的模塊化體系結構，滿足了真正的分層設計需求。與 Spectra-Q 引擎一起優化而顯著提高效能的關鍵特性包括：

·新的 HyperFlex 內核體系結構，互聯結構上遍布寄存器，性能比前幾代 FPGA 提高了 2 倍

·可編程時鐘樹綜合

·采用基于扇區的方法對器件進行配置

·Spectra-Q 引擎發揮這種靈活性和模塊化的優勢，極大的減少了設計迭代次數，增強了設計重用，方便了體系結構探查和規劃。

7、使用Spectra-Q硬劃分進行IP集成演示

Spectra-Q引擎為IP重用提供了強大的新功能。例如，FPGA含有高速I/O接口，以極高的數據速率向FPGA架構傳送數據。如果I/O至架構傳送時序能夠成功的收斂，作為單獨的數據庫——“硬劃分”存儲，那么將有利于縮短產品面市時間。這一數據庫保持不變，而FPGA架構中設計的其他部分進行綜合、布局和布線的多次修訂。下面的視頻演示了怎樣在Quartus Prime Pro版軟件中作為設計硬劃分來建立并重用I/O至架構傳送，該版軟件是由Spectra-Q引擎支持的。

Quartus II特別版使用教程

新建工程：從開始菜單啟動Quartus II 13.1(64 bit) ，菜單欄選擇File—>New Project Wizard，新建工程。

彈出新建工程對話框，點擊Next，依次設置工程的存放路徑，工程名稱，頂層文件名稱，如圖依次設置好，這里我們將所有工程相關的文件放在prj文件夾內，便于工程文件與源碼文件的管理，同時要保持工程名稱與頂層實體名稱一致，繼續Next。

添加設計文件，這一步我們不需要添加，后續我們會新建相應的代碼文件。這里繼續Next。選擇FPGA器件，如圖所示，這里我們選擇器件家族是CycloneIV系列的，封裝是FBGA，管腳數為256，速度等級為8。這里速度等級越小，速度越快。

CoreVoltage是內核電壓，Cyclone IV的內核電壓是1.2V。LE是Altera最基本的邏輯單元，LEs表示FPGA的所有的邏輯資源。User I/Os表示用戶IO數，這里共有180個IO可以供用戶使用。

PLL鎖相環，內部一共有兩個鎖相環。Global clocks全局時鐘網絡數，這里一共有10個。設置EDA工具，這里我們就設置一下仿真工具，使用默認Modelsim

語言選擇Verilog。實際后面我們不建議大家使用Modelsim-Altera。我們會推薦大家在直接使用Modelsim-SE，后者的通用性更強。繼續Next?？偨Y新建工程的基本信息。到這里就完成工程的建立。